ラピダスや東大、1ナノ半導体の技術開発へ 仏機関と

コメント

注目のコメント

• 津田 建二

  News & Chips 国際技術ジャーナリスト

  ・2023年11月17日

  LSTCは微細なプロセスノードのR&D業務を担っており、ラピダスが2nmプロセスを量産するということで、その先の1.4nmプロセスノードを担当するというニュースです。土屋さんの疑問にあるように、実際のチップ上には2nmなどの寸法はありません。今のところ3nmプロセスノードでも実寸法では12nmが最小です。実寸法とx nmプロセスという呼び名の乖離は14/16nmのFinFET時代から始まりました。10nmといっても実寸法は16nm程度です。この乖離は、ファウンドリが勝手に呼んでいますので、インテルの10nmプロセスはTSMCの7nmプロセスとほぼ同じくらいといわれています。
  　実寸法との乖離が始まり、線幅を縮小しない代わりにMOSトランジスタをFinFETのように3次元構造にしたり、配線とスルーホールを従来は別のところに設けていましたが、それを配線上に持ってきたり3次元構造をフル活用することで、単位面積当たりのトランジスタ数でxnmプロセスという言い方をするようになりました。この3次元化技術をDTCO（Disgn Technology Co-Optimization）あるいはエリアスケーリングなどと呼んでいます。
• 土屋 武司

  東京大学 大学院工学系研究科 航空宇宙工学専攻 教授

  ・2023年11月16日

  ところでこの1ナノや2ナノという長さは何処で，その定義は何でしょうか．ちなみに，1ナノメートルの中にシリコン原子は1，2個しか入っていないかと．
  https://notebookpc.jp/archives/5246
• 丸山 進也

  外資系メーカー研究開発

  ・2023年11月17日

  研究は良いですけど。一つや二つ作れるのが目的じゃなく、日本で最先端半導体の量産製造を達成するのがミッションという会社であり、それができなければ本質的にこの企業の意義はないことは常に覚えておきましょう。