3Dパッケージング技術はコストが課題。 チップ間を広帯域で接続したい(ロジックとDRAM)、異なる世代で製造されたチップ、例えば先端ロジックとアナログを統合したい(FPGA)といった用途で使われてきたものの、一部のハイパフォーマンス製品に限定されていた。 最先端プロセスの製造コストが上昇し続ける中で、3Dパッケージングでヘテロジーニアスなチップ構成(最先端+レガシープロセス)を行うことでコストメリットが出せるようになるのか、期待したいです。
1人が専門的な内容と言っています
マイニュースに代わりフォローを今後利用しますか